Tugas Pendahuluan 1
Berdasarkan gambar rangkaian sebelumnya, diketahui prinsip kerjanya adalah sebagai berikut
1. Jika S aktif, R tidak aktif
Kondisi ini disebut Set dikarenakan S aktif sehingga inputan lain seperti J,K, dan CLK tidak dihiraukan. Jadi, sesuai tabel kebenaran RS Flip Flop jika S=1 (aktif), R=0 maka Q=1 dan Q' yaitu kebalikannya sama dengan 0.
2. Jika S aktif, R aktif
Dalam kondisi ini maka inputan yang berpengaruh adalah input JK dan CLK. Input JK berlogika 1 dalam artian kondisi ini disebut Toogle yang mana output Q dan Q' akan berubah ubah. Namun output hanya akan berubah ubah jika pin clock dihubungkan dengan input sinyal clock sedangkan dalam kondisi percobaan B2 hanya berlogika 1 sehingga keadaan output tidak sesuai dan menghasilkan output Q=1 dan Q'=1 (terlarang). Hal ini mungkin juga terjadi karena konsep gerbang logika yang digunakan.
Rangkaian Simulasi Proteus klik disini